半导体ip供应商是什么意思-半导体巨头的封装竞争

2011年秋天，张忠谋毫无征兆地扔出了一颗震撼弹——台积电要进军封装领域。 为此，他请已从台积电退休的蒋尚义重新掌舵研发，具体任务就落到了于振华的肩上。 龙头代工厂进军下游，市场立刻对封测厂的前景打上问号。 当风口浪尖时，余振华当众与众学者斗智斗勇，大力宣传台积电的先进封装技术。 但封测界积累的不满终于在一次技术研讨会上爆发了。

于振华发言结束后，硅品研发总监质疑道：“你的意思是我们以后就没东西吃了？” 当业界的愤怒逐渐降到冰点时，于振华在张忠谋的“提示”后突然消失在公众面前。 专注于研究和开发。 两三年后，于振华不负众望，带领数百人的团队研发了CoWoS技术。 但直到开始量产，真正下订单的主要客户只有Xilinx半导体ip供应商是什么意思，其余客户都觉得价格太贵了。

此后，尽管资历很高，“江爸爸”也面临着巨大的压力：有人吹嘘他在海口要了很多资源，却做出了一些无用的东西。 但于振华却陷入了人生的低潮。 不仅工作发生了很大的变化，家庭也出现了问题。 然而，转折点很快就来了。 有一天，我和一个大客户的副总裁吃饭时，蒋尚义被告知，这类技术的价格不能超过每平方毫米1分钱才能被接受，但CoWoS的价格却是5倍以上。

或者一句话点醒梦想家，台积电再决定开发新技术。 “我就努力推”，于振华决定用减法的方式，尽可能简化CoWoS的结构。 不久后的一天，蒋尚义兴奋地冲进张忠谋的办公室，说于振华挖了一座大金矿，开发了InFO技术。 由于InFO具有减小芯片厚度、提高能效、性价比高等特点，自2016年起，台积电一举击败三星，拿下三代苹果手机订单。

从技术路线上看，InFO和CoWoS都属于晶圆级封装技术，即直接在硅晶圆上完成封装。 为了解决没完没了的技术难题，台积电还付出了昂贵的学费，生产线五年就烧掉了数千片昂贵的晶圆。 但这些学费也是值得的。 InFO技术开花结果不久，CoWoS技术开始被英伟达GP100、谷歌AlphaGo、日本“富越”超级计算机采用，拉开了世界人工智能热潮的序幕。

可以说，台积电推出InFO和CoWoS是行业发展的标志性事件之一，开启了持续至今的全球行业竞争。 过去几年，行业聚焦巨头之间的竞争时，通常都会聚焦先进制造工艺和EUV等技术，但不起眼的封测工艺却成为台积电摆脱三星和三星的重要砝码。英特尔。 在先进封装地位日益提升的今天，各半导体巨头纷纷拿出“杀手锏”，掀起了一场史无前例的“诸神之战”。

01 台积电：整合创新

在官网介绍3D先进封装时，台积电表示，过去十年计算工作量的发展可能比之前四十年更大。 目前，云计算、大数据分析、人工智能、神经网络训练、人工智能推理、先进智能手机上的移动计算，甚至自动驾驶汽车都在将计算推向极限。 面对更加多样化的计算应用需求，先进封装技术成为持续优化芯片性能和成本的关键创新路径。

基于此，随着网络流量的爆发式增长，数据中心开始向硅光子领域发展。 因此，2021年9月，台积电推出了其针对数据中心市场的全新先进封装技术——COUPE（紧凑型通用光子引擎）异构集成技术，该技术将光学引擎与各种计算和控制ASIC集成在同一封装基板或中间器件上。 该技术可以使组件更紧密地结合在一起，提高带宽和功率效率，并减少电气耦合损耗等。

同时，基于封装技术的演进，台积电也在不断迭代其原有的拳头技术产品。 2021年8月，台积电宣布第五代CoWoS先进技术应用并量产，可在基板上封装8片HBM2e高速暂存存储器，总容量高达128GB。 据台积电介绍，第五代CoWoS先进封装技术的晶体管数量是第三代的20倍，同时将中介层面积增加了三倍，并采用了新的TSV解决方案和更厚的铜连接线。

十年来，台积电推出了五代不同的基板上芯片封装工艺，涵盖消费类和服务器芯片领域，拥有数十种产品。 为了满足目前系统性能、面积缩小和不同功能集成的需求，台积电将先进的封装相关技术集成到3DFabric平台中，让客户可以自由选择和搭配。 其中，前端技术包括集成芯片系统SoIC，后端组装和测试相关技术包括集成扇出InFO和CoWoS系列产品。

随着先进封装技术和产业方兴未艾，各大半导体厂商都在迭代技术方案，扩大相关产能。 目前，台积电拥有五座先进封装厂，包括新竹1厂、台南2B和2C、龙潭3厂和台中5厂。正在建设中的竹南AP6工厂采用全自动化设计，专门从事SoIC相关设计和生产。 2021年，竹南AP6厂部分SoIC靶材设备将搬入，2022年InFO相关部分到位，2022年底整体量产。

确实，鉴于其在硅中介层、晶圆加工技术和成本方面的优势，台积电将继续在高精度路径上保持市场领先地位。 无论前端还是后端行业，都致力于推动半导体的发展，使系统小型化追求更高的系统性能、更低的功耗、更小的体积。 目前，台积电的3D Fabric平台已率先进入新阶段。 从异构集成、系统集成到现在的系统小型化，具有一定的优势，但挑战也不容小觑。

02 日月光：并驾齐驱

近年来，自从台积电涉足先进封装领域以来，对其他封测厂的“威胁论”就从未停止过。 事实上，台积电的先进封装策略与传统封装测试厂不同，即主要绑定先进制造工艺，为金字塔顶端的客户定制和优化产品，而对应的产品类别多为HPC和高性能计算。终端智能手机。 封测厂在先进封装方面的策略则截然不同，即凭借多元化的封装技术和巨大的产能，可以为客户提供一站式、实惠的解决方案。

虽然长期占据传统封装市场的领先地位，但随着采用不同封装技术的异构芯片集成已成为新时代的发展趋势，日月光也在不断加大晶圆级FOWLP技术，以提高其在先进封装领域的实力。 目前日月光对于SIP封装有两个明显的趋势：一是从单面向双面转变。 虽然厚度增加，但随着技术的发展，它会缩小。 二是增加大量异形键合，这样就不需要依赖基板，可以优化线宽和间距。

事实上，从2014年开始，日月光就跟随台积电进行FOWLP封装技术的开发。 日月光最初采用面板级扇出技术，但两年后转向晶圆级技术开发，并完成研发并引入试产。 紧接着，日月光建成月产能2万片的FOWLP封装生产线，并成功拿下高通、海思的大单半导体ip供应商是什么意思，成为继台积电之后全球第二家能够量产FOWLP封装的半导体代工厂。

经过四年多的“奋战”，日月光于2020年3月完成了对Siliconware的收购，进一步巩固了其行业领先地位和封装技术实力。 不过，为了应对行业激烈竞争，特别是在台积电宣布投资716亿元建设先进封装厂的刺激下，日月光在先进封装领域继续发力：宣布投资超过60亿元，建设先进封装厂。在高雄兴建先进封装厂，扩大相关产能。 该工厂也是日月光“5年6座工厂”的阶段性成果，预计将于2023年竣工。

总体来看，经过多年的建设和努力，日月光在先进封装领域已经具备了相当的实力。 可提供SiP、2.5D&3D IC封装、扇出封装（Fan Out）等高端技术，在价格、产能、质量等方面均具有竞争力。 在效率和“一站式包装”方面具有良好的优势。 此外，日月光在倒装芯片封装、引线键合封装、面板级封装等方面也取得了多项研发成果。 同时，也在不断加大在5G、传感器、汽车电子、智能设备等方面的投入。

但加大布局投入，必然需要资金支持，因此日月光做出了“艰难”的决定。 2021年12月1日，日月光宣布将以14.6亿美元的价格打包出售中国大陆四家封测工厂。 至于原因，日月光表示，此次出售四家工厂是硅品合并后首次，提出整合集团封测资源、优化大陆市场战略布局以及有效利用资源，同时，利润将加强公司在台湾的先进封装技术。 研发和能力建设。

03 三星：复活

无论是在晶圆代工还是先进封装市场，三星都没有放慢追赶台积电的脚步。 比如，在即将量产的3nm工艺和3D先进封装技术领域，三星与台积电的竞争越来越激烈，甚至进入全面“战争”状态。 目前，三星和台积电在制程方面的差距并不算太大，但在封装领域仍处于一定的劣势。 不过，基于追赶FOPLP和FOWLP技术卡通人物，三星或许能够缩小差距。

此前，三星凭借拥有全球唯一的内存、处理器和封装厂“一体化生产线”的优势，长期独占苹果，但它却不想失去这份肥大的订单，主要是因为先进技术的劣势。包装。 三星还成立了专门的工作组来开发 FOPLP 技术，但这项技术仅在 Galaxy Watch 的芯片封装中实现商用，并没有取得太大进展。 随着台积电包揽苹果新品的可能性越来越高，三星毅然加大先进封装力度，送出“三连击”。

2019年10月，三星宣布在业界率先开发出12层3D-TSV（硅通孔）封装技术，在保持芯片尺寸的同时增加内存容量，并将量产24GB高带宽内存（HBM）。 据三星介绍，该技术垂直堆叠 12 块 DRAM 芯片，通过 6 万个 TSV 孔互连，每层厚度仅为头发丝的 1/20。 结果，三星还不忘表示，这是世界上最精确、最具挑战性的半导体封装技术。

基于强大的研发能力，2020年8月，三星宣布推出3D先进封装技术“X-Cube”。 与之前多芯片并行封装不同，该技术基于TSV技术，可以垂直堆叠包括SRAM在内的不同芯片，从而腾出空间来堆叠更多存储芯片。 据三星介绍，X-Cube技术已经可以用于7nm和5nm工艺，也将满足5G、AI、AR、VR、HPC和移动芯片的性能要求。

此外，2021年5月，三星宣布其下一代2.5D封装技术“I-Cube4”即将面市。 据介绍，该技术集成了1个逻辑芯片和4个高带宽存储器（HBM），这将大大提高逻辑器件和存储器之间的通信效率。 同时，在保持性能的前提下，该技术使中介层比纸还薄，厚度仅为100μm。 不过，也有专家指出，I-Cube4技术存在寄生参数缺陷、过薄等问题，可能会影响产品性能。

目前，随着AI、HPC和网络应用领域对规格的要求不断提高，一个封装中安装的芯片数量和尺寸增加或需要高带宽通信，大面积封装变得越来越重要，但其所需的精细化间距基板必然导致成本的增加。 对此，三星通过应用混合基板结构解决了这一难点和痛点。 这将有助于三星提高先进封装的竞争力，与台积电争夺主动权。

04 英特尔：多维构建

与台积电和三星两大IDM竞争对手一样，英特尔一直在努力推动先进制造工艺和先进封装技术的精细化，通过晶体管、封装和芯片设计的协同优化，持续推动摩尔定律的演进。 然而，英特尔的希望似乎落空了。 不仅14nm之后的“+”号因先进制程工艺的干扰而被拉长，而且在先进封装领域被台积电反超之后也没有任何亮眼的动作。 但在“沉寂”几年后，英特尔开始爆发。

2021年3月，英特尔发布IDM2.0战略，将未来制造模式转变为“自有工厂+第三方产能+代工服务”的组合。 该战略包括投资200亿美元在美国建设两座晶圆厂； 对外提供OEM服务； 扩大外包订单； 并与IBM共同开发下一代逻辑芯片的先进封装技术。 随后，英特尔相继宣布投资25亿美元和70亿美元扩大美国和马来西亚的先进封装产能。

此前，鉴于先进封装地位日益提升，英特尔已布局2.5D封装领域，并于2017年推出EMIB（嵌入式多芯片互连桥）技术。该技术可以将不同类型和工艺的芯片IP组合在一起，类似于松散的 SoC。 不过，EMIB 并没有引入额外的硅中介层，而只是在两个裸片的边缘连接处添加了硅桥层，并重新定制了裸片边缘的 I/O 引脚以匹配桥接标准。

继推出突破性的EMIB封装技术后，英特尔迅速实现了又一次飞跃，于2018年12月推出了名为“Foveros”的全新3D封装技术。据英特尔介绍，Foveros技术是英特尔首次引入3D堆叠的优势。 它不仅可以实现逻辑芯片之间的堆叠，还可以异构集成不同工艺、结构、用途的芯片，为集成高性能、高密度、低功耗工艺技术系统铺平道路。

因此，从2019年下半年开始，英特尔开始推出一系列采用Foveros封装技术的产品。 其中，首款Foveros产品集成了高性能10nm计算堆栈“芯片组合”和低功耗22FFL基础芯片，能够以紧凑的产品形态实现世界一流的性能和功耗效率。 紧接着，英特尔在先进封装方面的动作也不能停止，不断宣布新的技术突破和相关产品，进而构建多维度的先进封装布局。

其中，值得注意的是，2020年架构日，英特尔推出了混合键合技术，相关测试芯片已于当年第二季度流片。 据介绍，该技术可以加速实现10微米及以下的凸块间距，相比Fovreros的25-50微米凸块间距有显着提升，并且具有更高的互连密度、带宽和更低的功耗。 显然，英特尔在商业模式上正在向台积电靠拢，并将成为其强有力的竞争对手。

05 长电科技：加速破局

受益于半导体产品市场的蓬勃发展，长电科技近年来在全球半导体封测行业保持领先地位。 基于先进封装的快速突破，目前长电科技的业务主要以先进封装为主，占封装业务总量的90%以上。 随着5G时代的到来和产业需求的新变化，长电科技正重点加大对5G、人工智能、移动终端、汽车电子、大数据存储、物联网等领域先进封装技术的投入。

因此，长电科技于2021年7月推出了XDFOI™全系列极高密度扇出封装解决方案，旨在提供高性价比、高集成度、高密度互连、高可靠性的解决方案。 预计2022年上市，用半年时间完成产品验证并实现量产。 在技​​术方面，XDFOI™通过将不同功能的器件集成在系统封装中，可以大大降低系统成本和封装尺寸，并可以为小芯片和异构封装提供系统解决方案。

在此之前，长电科技重点发展系统级封装（SiP）、扇出封装（Fan-out）和2.5D/3D封装等技术，并将SiP和扇出封装作为最重要的先进封装技术。 其中，长电科技通过收购星科金朋获得的SiP技术已经可以与日月光竞争。 这种封装技术将不同用途的芯片集成到同一个系统中，在系统小型化方面提供了更多的功能，同时也将原有的电子电路减少了70%-80%。

此外，长电科技的非硅通孔扇出晶圆级高密度封装技术可以在硅中介层（Si Interposer）中使用堆叠通孔技术（Stacked VIA）来替代硅通孔技术（TSV）。 该技术可实现多层RDL重分布层、2×2um线宽间距、40um极窄凸块互连、集成高带宽存储和集成无源元件。 目前，长电科技正在致力于将Fan-out技术与SIP技术相结合，实现灵活的异构集成。

在产能方面，长电科技也具有一定的优势。 目前主要工厂有长电科技、长电韩国、星科金朋。 其中，长电科技拥有FC、PoP、Fan-out、WLP、2.5D/3D等先进封装能力； STATS ChipPAC新加坡工厂拥有Fan-out eWLB和WLCSP封装能力，韩国工厂拥有SiP和FC系统封装和测试江阴工厂拥有先进的存储器封装和全系列FC倒装技术； JCET韩国主要从事SiP高端封装业务。

值得注意的是，江阴基地是长电科技与中芯国际合作的主阵地，相对能够更好地发挥上下游市场的协同效应。 此外，中芯国际是长电科技第二大股东，持股超过10%，长电科技多名高管有中芯国际背景。 可见，长电科技已与中芯国际深度合作，现有业务紧密衔接。 基于先进封装技术的不断突破，长电科技与中芯国际的经营业绩或将形成共振增长。

06 AMD：引领潮流

后摩尔时代，随着先进芯片制造工艺逐渐突破物理极限，人们开始从之前的“如何把芯片做得更小”转变为“如何把芯片封得更小”，进而做出先进封装以Chiplet为首的技术随后浮出水面。 按照这种思路，chiplet设计、创新芯片架构、异构集成平台逐渐成为工艺微缩过程中获得性能提升的主流方法之一。 因此，AMD、Intel、台积电等巨头相继发布了Chiplet产品。

其中，英特尔在2021架构日发布了下一代至强可扩展处理器，这是2.5D嵌入式桥接解决方案，这是在chiplet领域迈出的关键一步。 台积电已经下了大赌注，发布了由CoWoS和InFO技术组成的SoIC芯片3D堆叠技术，可以为Chiplet提供灵活的解决方案。 相对而言，AMD无疑是chiplet趋势的引领者。 目前，有 14 种 Chiplet 封装架构正在开发中。

尤其是2021年6月，AMD发布了基于3D Chiplet技术的3D V-Cache。 该产品采用台积电的3D Fabric先进封装技术，将包含64MB L3 Cache的chiplet与处理器以3D堆叠的形式封装在一起。 在AMD展示的概念芯片中，原始处理器Chiplet拥有32MB L3 Cache，经过3D封装后带有64MB 3D V-Cache，每个Ryzen 5000 Chiplet总共可以访问96MB L3 Cache。

目前，先进封装领域有两条应用驱动的技术路径，即提高互连密度和chiplet。 而AMD的3D Chiplet则汇集了两种技术路线。 其互连密度比2D Chiplet高200倍以上，比传统3D IC技术高15倍。 AMD预计在2021年底前生产采用3D Chiplet技术的HPC产品，2022年推出5nm Zen4架构处理器，并已向台积电预订了未来两年的5nm和3nm产能。

AMD之所以能够领先Chiplet技术，离不开多年的积累。 从2015年采用HBM技术，到2019年推出采用chiplet的产品，再到推出3D Chiplet，每一步都可见其决心。 据了解，2017年AMD在推出的处理器上使用Chiplet技术将4个SoC相互连接，然后在下一代产品中使用Infinity技术将8个7nm Chiplet小芯片和1个12nm Chiplet I/O相互连接。 连接。

显然，Chiplet将为半导体行业带来新的机遇，比如降低大规模芯片设计门槛，有效降低芯片客户的设计成本，提高晶圆厂和封装厂生产线的利用率，建立可互操作的组件，互操作连接、协议和软件生态系统等。随着越来越多的公司进入市场、设计样本越来越多，开发成本将逐渐降低，chiplet生态将加速发展。 但与此同时，未来AMD是否还能引领chiplet潮流还有待观察。

07 尾声

长期以来，半导体行业的“主战场”一直在芯片设计和芯片制造。 然而，在后摩尔时代，随着5G、人工智能、物联网、大数据等技术的不断突破和创新，业界对芯片更薄更轻、数据传输速率更快、功耗更低的需求，成本大幅增加。 这使得单纯依靠先进制造工艺来提升芯片性能的方法已经无法满足时代的需求，先进封装技术被视为推动产业发展的重要杠杆。

与传统封装相比，采用先进封装技术的芯片可以将尺寸和重量缩小数十倍。 此外，先进封装技术节省的功率允许相关组件以每秒更快的开关速率运行，而不会增加能耗，同时更有效地利用硅芯片的有源区域。 总之，先进封装技术不仅在集成度、性能、功耗等方面具有优势，而且具有更高的设计自由度和更短的开发时间。 因此，一度被称为超越摩尔定律瓶颈的最大“杀手”。

由此看来，先进封装技术的发展前景极为广阔。 研究公司Yole的数据显示，2020年至2026年，先进封装市场的年复合增长率约为7.9%，几乎是传统封装市场预期增长率（2.2%）的三倍。 面对这一发展机遇，除了封装厂、IDM厂商外，晶圆厂、基板/PCB供应商、EMS/ODM等众多厂商都在竞相布局先进封装研发和产能。 而这必将冲击传统包装市场的旧格局和发展模式。

近年来，台积电、日月光、三星、英特尔、长电科技、AMD等相继拿出了自己的“杀手级功能”：3D Fabric、FOWLP、X-Cube、Foveros、XDFOI™、3D Chiplet。 尽管这些技术的核心细节有所不同ip形象，但它们都指向同一个目标。 它们都在向更高密度和更高集成度发展，以实现更复杂、更灵活的片上系统。 但由于系统级先进封装的门槛也越来越高，想要取得进一步的突破并不容易。

以扇出封装为例，如果需要进一步的系统集成，芯片拾取、对准、再分布（RDL）工艺和电路复杂度将进一步提高，热、电和应力效应将被衰减等。成为技术壁垒。 此外，芯片的上市时间、基于成本考虑的模块化程度、模块设计、模块性能设计验证等，都需要加强产业链的垂直整合。 因此，对于每个企业来说，终端系统应用和系统集成能力将至关重要。

目前，随着国际半导体巨头纷纷布局并掀起混战，先进封装元年已经揭晓。 未来，在产业垂直一体化加强的趋势下，可能会出现具有系统芯片和封装设计验证能力的新产业模式。 但由于市场爆发期尚未到来，无论对于晶圆厂还是传统封装厂商来说，当前的多维度布局都将考验各家企业的技术规划、市场份额和营收的整体蓝图。 未来谁能做得更好？ 这场比赛让我们拭目以待。